연산 증폭기 : 회로의 종류, 작동 원리. 비 반전 연산 증폭기의 증폭 회로. 반응식 직류 전압 증폭기, 연산 증폭기

물품은 표준 간주된다 증폭 회로는 연산 증폭기와이 장치의 동작의 다른 모드의 예이다. 현재까지, 제어 유닛 중 어느 것도 연산 증폭기를 사용하지 않고 할 수 없습니다. 이것은 당신이 신호와 다양한 기능을 수행 할 수있는 진정한 다목적 도구이다. 어떻게 작동하고 무엇에 대해 정확히 가능이 장치 당신을 만들어에 배울 수 있습니다.

반전 증폭기

반전 증폭기 연산 증폭기를 구동하면 이미지에서 볼 수있는, 간단하다. 그 핵심은 (연결은이 문서에서 고려 형) 연산 증폭기이다. 또한, 여기 :

1. 저항 (R1)의 전압 강하는 상기 입력과 동일한 값에 존재한다.
2. 저항 R2에서도 갖는다 전압 강하 - 그것의 출력과 동일하다.

이 경우에, 저항 값 (R2)의 출력 전압의 비는 R1에 대한 입력에서, 그러나 다시 로그인한다. 전압과 저항 값을 아는 것은 이득을 계산할 수있다. 이를 위해, 입력 전압, 출력 전압을 분할. 이것에는 연산 증폭기 유형에 관계없이 동일한 이득을 가질 수있다 (임의의 회로가있을 수 전환).

피드백 채용

작업의 피드백은 - 이제 하나의 중요한 포인트는 더 자세히 이해할 필요가있다. 특정 긴장이 입구에, 가정하자. 단순화를 위해, 그 계산은 또한 R1 = 10K, R2 = 100 개 옴 가정 V. 1의 값을 취한다.

이제 어느 출력단 전압이 0V가 다음으로 설정되어 있기 때문에, 어떤 예기치 못한 상황이 있다고 가정 흥미로운 패턴이 -이 개 저항 함께 그들이 전압 분배기에서 생성, 쌍으로 작업을 시작합니다. 반전 스테이지의 출력에서 0.91로 유지 V. 이것은 OS가 입력 불일치를 해결할 수 있으며, 출력 전압의 감소가 발생한다. 따라서, 연산 증폭기의 매우 심플한 디자인도, 예를 들면, 센서의 기능을 실현하는 신호 증폭기.

그리고이 변화 한 출력값에 설정된대로 동일한 연산 증폭기의 입력 전위에서이 시점의 10 V에서 안정한, 바로 세공 계속할 것이다. 그리고 그들은 접지 전위와 동일합니다. 한편, 상기 장치의 출력 전압을 감소시키는 것, 그리고 상기 입력 전위 미만 -10 V 접지보다 낮아지게 될 경우. 결과는 - 출력 전압이 증가하기 시작한다.

이러한 방식에서 단점이있다 - 피드백 루프가 닫혀있는 경우, 입력 임피던스, 특히 전압 이득이 높은 값을 갖는 앰프로 매우 작다. 이러한 모든 단점을 박탈 다음 논의 디자인,.

비 반전 증폭기

도면은 비 반전 증폭기의 도면 연산 증폭기이다. 를 분석 한 후, 우리는 몇 가지 결론을 내릴 수 있습니다 :

1. 입력 동일 UA 전압 값.
2. R1 및 R1 및 R2의 저항의 합 작업 출력 전압의 비율 인 UA 전압을 오프 분배기.
3. UA의 값이 입력 전압과 동일한 경우, 이득은 입력, 출력 전압의 비 (또는 R2 및 R1은 단위를 추가 저항에 상대적 일 수있다).

이 구조는 사실상 무한 입력 임피던스를 가지고, 상기 비 반전 증폭기라고 부른다. 예를 들어, 연산 증폭기 해당 값 (411)의 직렬 - 1012 이상. 일반적으로 108 개 옴을 초과하는 바이폴라 반도체 트랜지스터를 사용하여 연산 증폭기. 공유 옴 - 그리고 여기뿐만 아니라 이전에 논의 된 계획에 아주 작은, 캐스케이드의 출력 임피던스이다. 그리고 계산이 연산 증폭기와 함께 회로를 수행 할 때 고려할 필요가있다.

계획 AC 증폭기

기사에서 논의 두 방식은 이전에 실행 직류. 그러나, 입력 신호 원의 통신 품질 및 상기 증폭기가 제공하는 경우 교류 입력 전류에 대한 기본을 제공하는 것이다. 그리고 당신은 현재 값의 크기가 매우 작다는 사실에 주목할 필요가있다.

강세 AC 화합 DC 신호 이득을 감소시킬 필요가 신호 인 경우. 이 전압 이득이 매우 큰 경우에 특히 그러하다. 본 통해 크게 입력 장치에 부여되는 전단력의 영향을 저감 할 수있다.

교류 전압으로 동작하는 회로의 제 2 예

이 방식에서는 -3 dB 라인 주파수 17Hz를 볼 수 있습니다. 두 개의 킬로의 커패시터의 임피던스로 보인다. 따라서 커패시터는 충분히 커야합니다.

AC 전원을 구축하기 위해, 당신은 연산 증폭기와 비 반전 형 회로를 사용해야합니다. 그리고 그는 충분히 큰 전압 이득이 있어야합니다. 그러나 여기 커패시터가 너무 클 수있다, 그래서 그것을 사용을 중지하는 것이 가장 좋습니다. 사실, 제로 값으로 동일시 오른쪽 전단 응력을 선택하는 것이 필요하다. 그리고이 T 형 분주기를 사용하여 회로에 모두 저항의 저항 값을 증가시킬 수있다.

어떤 기법은 사용하는 것이 바람직하다

그들이 입력에서 매우 높은 임피던스를 가지고있는 대부분의 개발자는, 비 반전 증폭기에 대한 선호를 제공합니다. 그리고 방치 제도의 반전 유형입니다. 그것의 "마음"입니다 연산 증폭기의 가장 까다로운 아니다 -하지만 마지막에 큰 장점이있다.

또한, 특성은, 사실, 그는 훨씬 낫다. 그리고 가상 지상의 도움으로 쉽게 모든 신호를 결합 할 수 있습니다, 그들은 서로에게 어떤 영향을 미치지 않습니다. 이 구조 및 동작에 대한 DC 증폭기의 증폭기 회로에 사용될 수있다. 그것은 모든 사용자의 요구에 따라 달라집니다.

그리고 가장 최근에 - 경우에 여기에서 논의 된 전체 구조는 다른 연산 증폭기의 안정적인 출력에 연결되어 있습니다. 이 경우, 입력 임피던스는 중요하지 않다 - 적어도 1 킬로와트도 10 무한대 않는다. 이 경우, 첫 번째 단계는 항상 다음과 관련하여 그 목적을 제공합니다.

운전 리피터

바이폴라 트랜지스터를 내장 이미 터와 유사한 구동 추종자 연산 증폭기. 그리고 유사한 기능을 수행한다. 실제로, 상기 제 1 저항에 무한히 큰 비 반전 증폭기이고, 두 번째는 0이다. 이 경우 이득은 단결이다.

단지 리피터 회로의 기술에 사용되는 연산 증폭기의 특별한 종류가 있습니다. 일반적으로 고속 - 그들은 훨씬 더 나은 성능을 가지고있다. 예로서, 이러한 연산 증폭기 OPA633, LM310, TL068있다. 후자는 트랜지스터 형체뿐만 아니라, 세 가지 결론을 가진다. 매우 자주,이 앰프는 버퍼 단순히이라고합니다. 그들이 절연 특성 (매우 높은 입력 임피던스, 매우 낮은 출력)을 가지고 있다는 사실. 이 원칙을 기반으로 소개하고, 전류 증폭기 회로는 연산 증폭기이다.

활성 모드

사실상, 연산 증폭기의 출력 및 입력에 과부하가되지 않는 등의 모드이다. 입력 회로의 출력에서 매우 큰 신호를 공급하는 경우는 집 또는 에미 터 전압의 레벨을 절단하기 시작한다. 출력 전압은 절단 레벨로 고정된다 때 - 입력 OC의 전압은 변화하지 않는다. 이 규모 증폭단의 전원 전압보다 클 수 없다.

연산 증폭기를위한 대부분의 회로는 모두 특별히 증폭기, 연산 증폭기 회로를 사용하는 것에 의존 2 V. 그러나 크기가 전원 전압 이하가되도록되어 계산된다. 동일한 지속에 제한이 전류원의 연산 증폭기의 기초가.

약간의 전압 강하가 소스 부동 부하가있는 가정하자. 현재 여행의 법선 방향 인 경우, 첫 번째로드에서 이상한 찾을 수 있습니다. 예를 들어, 여러 perepolyusovannyh 배터리. 이 디자인은 직류 충전을 얻을 수 있습니다.

몇 가지주의 사항

간단한 앰프 전압 연산 증폭기 그대로 만들 수 있습니다 (회로 중 하나를 선택할 수있다) "그의 무릎에." 그러나 계정으로 일부 특수 기능을 필요가있다. 있는지 확인해야합니다 부정적 피드백 회로. 또한 비 반전 증폭기의 반전 입력을 혼동 받아 들일 수 있다고 말한다. 또한, DC 피드백 체인이 있어야한다. 그렇지 않으면, 연산 증폭기는 포화 모드로 빠르게 이동하기 시작합니다.

연산 증폭기의 입력 차동 전압의 대부분의 값은 매우 작다. 비 반전 및 반전 입력 사이의 최대 차이는 파워 소스에 접속 어떤에서 5 V의 값으로 제한 될 수있다. 우리가이 조건을 무시하면, 회로의 모든 특성이 저하된다는 사실을 이끌 전류를 약간 큰 값으로 입구 것이다.

이에 최악의 일은 - 연산 증폭기의 물리적 파괴. 그 결과, 완전 증폭 회로 연산 증폭기를 작동하지.

명심하십시오

그리고, 물론, 우리는 연산 증폭기의 안정적이고 오래 지속 작동을 보장하기 위해 따라야 할 규칙에 대해 이야기 할 필요가있다.

가장 중요한 것은 - DU는 매우 높은 전압 이득이있다. 입력 사이의 전압은 전압계를 공유 변경할 경우에, 그 값의 출력은 크게 변할 수있다. 연산 증폭기의 출력이 제로 (이상적으로 동일)의 입력 사이의 전압 차이가 가까이 있도록 노력하려고에서 : 알고하는 것이 중요합니다.

두 번째 규칙 - 연산 증폭기의 전류 소비는 말 그대로 나노 암페어, 매우 작습니다. 입력이 설정되는 경우 , 전계 효과 트랜지스터, 이를 펜실바니아 추정된다. 입력에 상관없이 연산 증폭기 회로를 사용하는 것, 현재의 소비하지 않는다는 결론을 내릴 수있다 - 작동 원리는 동일하게 유지됩니다.

그러나 OU가 지속적으로 정말 입력 전압의 변화라고 생각하지 않습니다. 두 번째 규칙을 준수있을 것 때문에 육체적으로,이 운동은 거의 불가능하다. 때문에 모든 입력 연산 증폭기가는 평가한다. 외부 통신 회로의 피드백 출력으로부터 입력 전압으로 전송된다. 결과 - 연산 증폭기의 입력 사이에 제로의 전압 차이이다.

피드백 개념

그것은 일반적인 개념이며, 그것은 이미 기술의 모든 분야에서 폭 넓은 의미로 사용하고있다. 모든 제어 시스템의 출력 신호 및 설정 값 (기준)을 비교하는 피드백 루프를 갖는다. 무엇을 현재의 값에 따라 - 올바른 방향으로 보정이있다. 상기 제어 시스템은 아무것도 도로에 여행도 자동차가 될 수 있습니다.

운전자가 브레이크를 가압하고, 상기 피드백은 - 감속 시작. 같은 간단한 예를 유추함으로써, 우리는 더 나은 전자 회로의 피드백을 이해할 수있다. 부 귀환 - 그것은 차량이 가속 브레이크 페달을 누를 때의 경우.

피드백 전자 전송 입력 신호의 출력으로부터 발생되는 동안의 과정이다. 이와 같은 입력 신호에 정착있다. 한편, 그렇지 않은 매우 합리적인 생각, 사실에 크게 이득을 줄일 수있는, 외부에서 것처럼 보일 수 있습니다. 이러한 검토는, 그런데, 설립자 전자 개발 피드백을 받았다. 실제 회로를 고려 -하지만 연산 증폭기에 미치는 영향에 더 자세히 이해할 필요가있다. 그리고 그것은 사실과 약간의 이득을 감소,하지만 당신은 몇 가지 다른 옵션을 향상시킬 수 있음을 분명해진다 :

1. 주파수 응답 부드러운 (자신의 필요에 이르는).
2. 이 앰프의 행동을 예측 할 수 있습니다.
3. 비선형 성을 제거하고 신호 왜곡하는 능력.

더 피드백 (우리는 네거티브 얘기) 오픈 OS와 증폭기 성능에 적은 영향을 미친다. 결과 - 모든 매개 변수는 회로의 어떤 특성에만 의존한다.

그것은 모든 연산 증폭기는 매우 깊은 피드백 모드에서 작동한다는 사실에주의를 지불하는 가치가있다. 전압 이득 (오픈 루프)는 만도 여러 도달 할 수 있습니다. 따라서, 증폭 회로는 연산 증폭기 전원과 상기 입력 신호 레벨의 모든 파라미터의 준수에 매우 요구된다.